

電磁粒子シミュレーションコードのハードウェア化に関する研究

A Hardware Design of Electromagnetic Particle Simulation Code

上田 義勝 [1], 中村 行宏 [2], 泉 知論 [2], 松本 紘 [3], 大村 善治 [3]

Yoshikatsu Ueda [1], Yukihiro Nakamura [2], Tomonori Izumi [3], Hiroshi Matsumoto [4], Yoshiharu Omura [4]

[1] 京大・情報・宇宙電波, [2] 京大・情報・通信情報システム, [3] 京大・超高層

[1] Radio Atmospheric Science Center, Kyoto Univ, [2] Processor Architecture and Systems Synthesis, Kyoto Univ, [3] Dept. of Communications and Computer Engrg., Kyoto Univ., [4] RASC, Kyoto Univ.

宇宙科学研究において重要な位置を占めるシミュレーション技術をさらに発展させるため、電磁粒子シミュレーションコードのハードウェアによる設計を提案する。電磁粒子シミュレーションコードなどの計算機実験は、大規模で高速な演算が要求されており、その多くがソフトウェアで開発されている。本講演では、再構成可能回路に電磁粒子シミュレーションコードを組み込む事を想定している。そして、ハードウェアの特徴である並列計算に着目し、細粒度の並列演算が可能な専用回路を設計した。

宇宙科学研究における電磁粒子シミュレーションの役割のひとつは、ロケットや衛星による観測実験だけでは得る事の出来ないデータを解析する事であり、重要な位置を占めている。一般にはFORTRANやC言語などのソフトウェアプログラムによる電磁粒子シミュレーションコードが開発されており、様々な成果を挙げつつある。しかしながら、現在用いられている計算機の能力では、シミュレーションの際の精度を十分に満たすだけの十分な高速演算を行うことは未だ難しい。そこで、これを解決する一つの手法として、本講演では電磁粒子シミュレーションコードをハードウェアとして設計する事を提案する。ハードウェア設計は従来専門知識が必要であり、試作するために必要な期間が長い為、あまり研究されていない分野であった。しかしながら、近年のハードウェア記述言語の発達と、FPGA (Field Programmable Gate Array) などの再構成可能回路の発達により、ソフトウェアプログラムと同様の手法で、比較的短期間に大規模な専用回路の設計と検証が行なえるようになってきている。

本講演でハードウェア設計の対象とする電磁粒子シミュレーションコードには、KEMPO (Kyoto-univ. ElectroMagnetic Particle cOde) を採用している。KEMPOは、空間中に任意の位置に存在する“超粒子”と、格子点上に存在する電界や磁界などの情報 (“格子点情報”と呼ぶ) を1次元行列としてメモリに格納し、これらの相互作用を計算する事で、物理現象を解析している。KEMPOはFORTRANで記述されたプログラムであるので、演算手法を並列計算に適した構造に変更する必要がある。細粒度の並列計算を行なうハードウェア回路を考える場合、メモリに格納された1次元行列そのものを分解して、一つ一つの超粒子や格子点で並列計算を行なわせる事を考える。その際各々分離された超粒子や格子点は、シミュレーションを進めていく際には他の情報が必要になる。つまり、超粒子の位置や速度を計算する場合には、超粒子が存在する位置付近の格子点の電界や磁界の情報 (格子点情報) が必要であり、格子点で電流密度を計算する場合には、格子点付近に存在する超粒子の情報 (超粒子情報) が必要である。そのため、細粒度の並列計算を想定する場合には、相互に情報を交換するデータ通信のようなものを制御してやる必要がある。

そこで、本講演ではこのような細粒度の並列計算を実現する回路として、格子点情報を計算する回路 (Grid Cell) と、超粒子情報を計算する回路 (Particle Cell) をそれぞれ設計した。これらの回路はデータ通信機能を持つので、計算の際に必要なデータのやり取りを行なう事が出来る。したがって、本講演で設計したGrid CellとParticle Cellを二次元格子状に任意に接続する事で、電磁粒子シミュレーションを行なう事が可能となる。今回設計したGrid CellとParticle Cellは、機能を限定してKEMPOにおいてもっとも演算処理に時間のかかるループ演算部分のみを対象としている。また、データの数値表現方式には固定小数点を採用している。各Cellを設計する際に用いたハードウェア記述言語には、NTTが開発したPARTHENONシステムのSFL (Structured Function description Language) を用いた。SFLは、動作記述を主体とした言語なので、設計の難しい並列動作記述を簡単に行なう事が出来る。SFLにより記述したプログラムの動作検証には同じくPARTHENONシステムのSECONDS (Sfl Extended CONversational Design System) を使用し、回路規模や動作速度を測定するためにOPT_MAP (OPTimizer and technology MAPper) を使用した。

以上のような条件で電磁粒子シミュレーション回路の設計を行なった結果、回路規模は、ひとつのCellで約7000ゲート規模となり、動作速度に関しては約8Mhzを実現する事がわかった。ゲート規模に関しては、再構成可能回路に十分組み込むことの出来る回路規模であり、動作速度もソフトウェアと比較して十分高速な計算が実現できる事を示している。

本講演では、新たな計算機シミュレーション手法として、ハードウェア設計による電磁粒子シミュレーションの実現を提案した。回路規模と精度に関してはまだ改良の余地を残すものの、十分な高速演算を実現できる専用回路の設計を行なう事が出来た。